所以，商是0010，即2；余数是0001，即1。

六、设计题（本大题共2小题，第1小题10分，第2小题15分，共25分）

　1．单总线CPU结构如图所示，其中有运算部件ALU、寄存器Y和Z，通用寄存器R0～R3、指令寄存器IR、程序计数器PC、主存地址寄存器MAR和主存数据寄存器MDR等部件。试拟出转移指令 JMP  #A的读取和执行流程。

　【分析】拟出任意一条指令读取和执行流程，前三步都完全一样，即读取指令的步骤都一样。
　　　　PC一>MAR      送指令地址
　　　　PC+1一>PC      计算下一条指令的地址
　　　　DBUS一>MDR，MDR一>IR   读入指令
　　　　考试时，无论如何，也要写上这三步。执行流程根据指令的含义来写，JMP  #A指令的含义是程序跳转至指令PC中存放的地址值加上指令中给出的偏移量所得的地址，即：IR（地址段）+PC 一> PC，根据指令的含义和单总线结构的特点就可以写出指令执行流程。

　【答案】PC一>MAR     
　　　　　PC+1一>PC
　　　　　DBUS一>MDR，MDR一>IR
　　　　　PC一>Y
　　　　　IR（地址段）+Y 一> Z
　　　　　Z一>PC

　2．用64K×16位/片的SRAM存储器芯片设计一个总容量为256K×32位存储器，CPU地址总线为A19～A0(低位)，双向数据总线D31～D0 (低位)，读写控制信号为 ，芯片的片选控制信号为  。请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。

　【分析】用 64K×16位／片的RAM存储芯片构成一个256K×32位的存储器，所需的芯片数量为：(256K × 32)/(64K × 16)=8片，每两片作为一组共4组，每组内采用位扩展法组成一个64K ×32的模块，4个64K ×32的模块按字扩展法构成256K×32位的存储器。此存储器的容量为256K，需18位地址（218=256K），选用A17-A0作为地址线， A18, A19不用，各芯片的容量均为64K，需16位地址，用A15~A0向每个芯片提供地址，Al6, A17通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号CS对应的输入分别为：00, 01、10, 11， 作为所有芯片的读写控制信号，D31-D0为32条数据线。

　【答案】需的芯片数量为：(256K × 32)/(64K × 16)=8片，用A15~A0向每个芯片提供地址，Al6, A17用于片选。